(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-148189 (P2001 - 148189A)

(43)公開日 平成13年5月29日(2001.5.29)

(51) Int.Cl.7

G11C 11/14

11/15

識別記号

FΙ G11C 11/14 テーマコート*(参考)

11/15

Z

審査請求 未請求 請求項の数5 OL (全 8 頁)

(21)出願番号

特願平11-329282

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(22)出顧日 平成11年11月19日(1999.11.19)

(72) 発明者 池田 良広

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

(72) 発明者 土屋 修

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デパイス開発センタ内

(74)代理人 100080001

弁理士 筒井 大和


(54) 【発明の名称】 データ書き込み方法

(57)【要約】

【課題】 磁気抵抗からなるメモリセルへのデータの書 き込み速度を大幅に向上する。

【解決手段】 同一のワード線WLn上のメモリセルS 1~ S 3 に'001'のデータを書き込む場合、ワード 線WLn、およびビット線BLn-1~BLn+1の一 方から他方にかけて電流を流し、メモリセルS1~S3 に'0'をそれぞれ書き込む。その後、ワード線WLn には他方から一方にかけて電流を流し、'1'を書き込 みたいメモリセルS3が接続されているピット線BLn +1だけに他方から一方にかけて電流を流すことによ り、メモリセルS3だけに'1'を費き込む。これによ り、2度の書き込み動作によってメモリセルに書き込み を行うことができ、メモリの書き込み速度を大幅に向上 することができる。

図 5



1

【特許請求の範囲】

【請求項1】 磁気抵抗素子からなるメモリセルへのデータ書き込み方法であって、同一ワード線上におけるすべての前記メモリセルのうち、第1レベルのデータが書き込まれるメモリセルに一括して前記第1レベルのデータを書き込んだ後、前記すべてのメモリセルのうち、前記第1レベルのデータが書き込まれていないメモリセルに一括して第2レベルのデータを書き込むことを特徴とするデータ書き込み方法。

【請求項2】 磁気抵抗素子からなるメモリセルへのデ 10 ータ書き込み方法であって、同一ワード線上におけるすべての前記メモリセルに一括して第1レベルのデータを書き込んだ後、前記すべてのメモリセルのうち、第2レベルのデータが書き込まれるメモリセルに一括して第2レベルのデータを書き込むことを特徴とするデータ書き込み方法。

【請求項3】 請求項1または2に記載のデータ書き込み方法において、前記メモリセルのデータ書き込みが、前記同一ワード線上において分割されるブロック単位であることを特徴とするデータ書き込み方法。

【請求項4】 請求項3記載のデータ書き込み方法において、前記分割されるブロック単位の長さを外部コマンドによって決定することを特徴とするデータ書き込み方法。

【請求項5】 請求項1~4のいずれか1項に記載のデータ書き込み方法において、書き込みされるデータが1ビットだけの場合には、前記同一ワード線上におけるデータ書き込みされる1つのメモリセルだけを1ビット単位でデータ書き込みすることを特徴とするデータ書き込み方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データの書き込み技術に関し、特に、MRAM(Magnetroresistive Random Access Memory)における多ビットの書き込み動作の高速化に適用して有効な技術に関するものである。

[0002]

【従来の技術】近年、メモリの1つとして、MRAMが実用化されつつある。本発明者が検討したところによれば、このようなMRAMは、メモリセルとして、たとえば、磁性層/非磁性層/磁性層の3層膜からなる、いわゆるスピンバルブ膜が用いられており、このスピンバルブ膜のスピン依存散乱によって生じる磁気抵抗効果の抵抗変化から'0'または'1'のデータを書き込み/読み出しを行っている。

【0003】たとえば、'0'を書き込む場合には、ビット線の一方から他方にかけて電流を流しながらワード線の一方から他方にかけて電流を流すことによって任意のメモリセルを磁化させ、該メモリセルの電気抵抗を高 50

2

く(低く)変化させる。

【0004】同様に、'1'を書き込む場合には、ビット線の他方から一方にかけて電流を流しながらワード線の他方から一方にかけて電流を流すことによって任意のメモリセルを磁化させ、該メモリセルの電気抵抗を低く(高く)変化させる。

【0005】なお、この種の磁気記録方式について詳しく述べてある例としては、1998年6月17日、日経BP社発行、山口 健(編)、「日経エレクトロニクス・ブックス 超高密度外部記憶装置の新展開」P55,P56があり、この文献には、スピンバルグ膜における磁気抵抗素子の構成などが記載されている。

[0006]

【発明が解決しようとする課題】ところが、上記のようなMRAMにおけるデータ書き込み技術では、次のような問題点があることが本発明者により見い出された。

【0007】すなわち、書き込まれるデータによってワード線、ならびにビット線に流される電流の向きがそれぞれ異なるので、1ビットずつしかメモリセルに書き込むことができず、書き込み時間が長くなってしまうという問題がある。

【0008】本発明の目的は、磁気抵抗からなるメモリセルへのデータの書き込み速度を大幅に向上することのできるデータ書き込み方法を提供することにある。

【0009】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0010]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0011】すなわち、本発明のデータ書き込み方法は、磁気抵抗素子からなるメモリセルへのデータ書き込みであって、同一ワード線上におけるすべてのメモリセルのうち、第1レベルのデータが書き込まれるメモリセルに一括して該第1レベルのデータを書き込んだ後、すべてのメモリセルのうち、第1レベルのデータが書き込まれていないメモリセルに一括して第2レベルのデータを書き込むものである。

□ 【0012】また、本発明のデータ書き込み方法は、磁 気抵抗素子からなるメモリセルへのデータ書き込みであって、同一ワード線上におけるすべてのメモリセルに一 括して第1レベルのデータを書き込んだ後、すべてのメ モリセルのうち、第2レベルのデータが書き込まれるメ モリセルに一括して第2レベルのデータを書き込むもの である。

【0013】さらに、本発明のデータ書き込み方法は、 前記メモリセルのデータ書き込みが、同一ワード線上に おいて分割されるブロック単位よりなるもである。

【0014】また、前記分割されるブロック単位の長さ

3

を外部コマンドによって決定するものである。

【0015】さらに、本発明のデータ書き込み方法は、 書き込みされるデータが1ビットだけの場合に、同一ワ ード線上におけるデータ書き込みされる1つのメモリセ ルだけを 1 ビット単位でデータ書き込みするものであ

【0016】以上のことにより、2度の書き込み動作だ けで同一ワード線上におけるメモリセルへの書き込みを 行うことができるので、書き込み速度を大幅に向上する ことができる。

[0017]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0018】図1は、本発明の一実施の形態によるメモ リのプロック図、図2は、本発明の一実施の形態による メモリに設けられたメモリセルの概略説明図、図3は、 本発明の一実施の形態によるメモリセルへのデータ書き 込みの説明図、図4(a)~(d)は、本発明の一実施 の形態によるメモリセルにおけるデータ書き込む動作の 説明図、図5は、本発明の一実施の形態による同一のワ ード線上のメモリセルへの書き込み動作の一例を示す説 明図、図6は、図5に続く同一のワード線上のメモリセ ルへの書き込み動作の説明図、図7は、本発明の一実施 の形態による同一のワード線上のメモリセルへの書き込 み動作の他の例を示す説明図、図8は、図7に続く同一 のワード線上のメモリセルへの書き込み動作の説明図、 図9は、本発明の一実施の形態によるメモリにおける他 の例のブロック図、図10は、本発明者が検討したメモ リセルへのデータ書き込み動作の説明図である。

【0019】本実施の形態において、MRAMであるメ モリ (半導体集積回路装置) 1は、図1に示すように、 記憶の最小単位であるメモリセルSが規則正しくアレイ 状に並べられてメモリアレイ2が設けられている。この メモリアレイ2におけるメモリセルSは、図2に示すよ うに、MR (MagnetoResisitive) 素 子からなり、スピンバルブ構造の膜などが用いられてい

【0020】メモリセルSは、たとえば、銅(Cu)な どの非磁性膜M1を、鉄(Fe)などの磁性膜M2, M 3によって挟んだ構成からなっており、非磁性膜M1と 磁性膜M2, M3との界面で生じる電子のスピン散乱に よって膜全体の抵抗を変化させる。

【0021】磁性膜M2, M3の磁化方向が同じ場合に は、界面での電子の散乱は小さく膜全体(メモリセル S) の抵抗は低くなり、磁性膜M2、M3の磁化方向が それぞれ異なる場合には、一方の磁性膜の電子が移動 し、他方の磁性膜に進入しようとすると、その界面で散 乱を受け、膜全体の抵抗が高くなる。

【0022】また、メモリアレイ2には、図1に示すよ

ドライバ3は、メモリアレイ2の内、ロー(行)方向の ワード線を選択する。

【0023】メモリアレイ2には、センスアンプならび にカラムデコーダ4が接続されている。カラムデコーダ 4には、データラッチ回路5、およびカラムプリデコー ダ6が接続されている。

【0024】センスアンプは、カラムデコーダ4のデー タの増幅を行い、カラムデコーダ4は、カラムプリデコ ーダ6から出力されるプリデコード信号に基づいてビッ ト線(YS線)をデコードする。

【0025】データラッチ回路5は、各々のビット線毎 にラッチが設けられており、入力されたデータをラッチ し、カラムプリデコーダ6は、カラムアドレスバッファ 7から出力されるアドレスのプリデコードを行う。カラ ムプリデコーダ6には、カラムアドレスバッファ7が接 続されている。

【0026】ワードドライバ3には、ロウアドレスバッ ファ8が接続されている。カラムアドレスバッファ7 は、入力されたカラム方向のアドレス信号に基づいて、 それぞれの内部アドレス信号を発生させ、カラムプリデ コーダに出力する。ロウアドレスバッファ8は、入力さ れたロー方向のアドレス信号に基づいて、それぞれの内 部アドレス信号を発生させ、ワードドライバ3に出力す

【0027】データラッチ回路5には、データ制御回路 9が接続されており、このデータ制御回路9には、入力 バッファ10、ならびに出力バッファ11が接続されて いる。データ制御回路9は、入力バッファ10を介して 入力されたデータの制御や、メモリマット2のセル読み 出し信号の増幅などを行う。入力バッファ10は、入力 データを所定のタイミングによって取り込み、出力バッ ファ11は、出力データを一時的に保管する。

【0028】メモリアレイ2,ワードドライバ3には、 ライトコントローラ12が接続されており、ライトコン トローラ12には、モードデコーダ13が接続されてい る。ライトコントローラ12は、ワードドライバ3の制 御や、ビット線に流れる電流方向の制御などの書き込み 時における制御を司る。モードデコーダ13は、入力さ れるバースト長信号(外部コマンド)をデコードし、ラ イトコントローラ12に出力する。

【0029】次に、本実施の形態におけるメモリ1の書 き込み動作について説明する。

【0030】まず、外部からバースト長信号が入力され ると、この信号に対応してカラムプリデコーダ6がプリ デコード信号AXnを出力し、カラムデコーダ4が同時 に複数本のビット線を活性化する。

【0031】活性化して設定されたバースト長に相当す るそれぞれのメモリセルSのすべてのビットに'0'デ ータ(ローデータ)を鸖き込む。このとき、入力バッフ うに、ワードドライバ3が接続されている。このワード 50 ァ10を介して入力されたデータは、データ制御回路9

によってそれぞれのメモリセルSに対応したデータラッ チ回路5のラッチに費き込まれる。

【0032】そして、最後のバーストライトサイクルに おいても、データラッチ回路のラッチに'1'(ハイデ ータ)が書き込まれているビット線は活性化し続けて' 0'から'1'にデータが書き換えられ、データラッチ 回路のラッチに'0'が售き込まれているビット線はリ セットし、'0'データが保持されることになる。

【0033】また、メモリセルSにおけるデータ售き込 み方式について説明する。

【0034】MRAMのメモリセルSにおいては、図3 に示すように、ワード線WLに流れる電流の向きによっ て任意のメモリセルSを磁化させ、該メモリセルSの電 気抵抗を変化させる。

【0035】たとえば、任意のメモリセルSに'0'を 書き込む場合、図4 (a) に示すように、ビット線BL の一方から他方にかけて電流iBLを流しながらワード 線WLの一方から他方にかけて電流iWLを流すことに よって該メモリセルSを磁化させ、メモリセルSの電気 抵抗を高く(低く)変化させる。

【0036】任意のメモリセルSに'1'を書き込む場 合には、図4(b)に示すように、ピット線BLnの他 方から一方にかけて電流iBLnを流しながらワード線 WLnの他方から一方にかけて電流iWLnを流すこと によって該メモリセルSを磁化させ、メモリセルSの電 気抵抗を低く(高く)変化させる。このビット線、ワー ド線の電流方向は前述したライトコントローラ12 (図 1) により制御されている。

【0037】メモリセルSは、ビット線BLn、ワード 線WLnにそれぞれ電流を特定の方向に流した際に発生 30 する磁界にだけ磁化されるように膜厚が形成されてお り、図4 (c)、(d)に示すように、ワード線WLn にだけ電流 i W L, i W L n を流した場合などでは磁化 されず、データの售き込みが行われない。

【0038】ここで、同一のワード線Wしn上における 書き込み動作について説明する。

【0039】メモリセルS1~S3に'001'のデー タを書き込む場合、図5に示すように、ワード線WLn には一方から他方にかけて電流を流し、ビット線BLn -1~BLn+1にも一方から他方にかけて電流を流す 40 ことにより、ワード線WLn上のメモリセルS1~S3 に'0'をそれぞれ書き込む (ここではこれを消去とす る)。

【0040】その後、図6に示すように、ワード線WL nには他方から一方にかけて電流を流し、ピット線BL n-1~BLn+1のうち、'1'を書き込みたいメモ リセルS3が接続されているビット線BLn+1だけに 他方から一方にかけて電流を流すことにより、メモリセ ルS3だけに'1'が書き込まれることになる。また、 ワード線WLn上であれば、同時に書き込みしたいデー 50 Lnn上のメモリセルS11に'0'を書き込む。

タビット数は、前述したバースト長によって任意に設定 できることになる。

【0041】ただし、書き込みデータが1ビットだけの 場合には、ワード線WLnにおけるデータ書き込みされ る1つのメモリセルだけを1ビット単位でデータ書き込 みする。これによって、1ビットのデータ書き込みの場 合には、1度の書き込み動作だけでよく、書き込み速度 をより高速化できる。

【0042】また、ここではメモリセルS1~S3に' 0'を書き込んで消去を行った後に、必要なメモリセル S3に'1'を書き込んだが、図7に示すように、ワー ド線WLnにおける'0'を書き込むべきメモリセル に'0'を書き込み、その後、図8に示すように、' 1'を書き込みたいメモリセルに'1'を書き込むよう にしてもよい。

【0043】この場合、メモリ1aは、図9に示すよう に、メモリアレイ2、ワードドライバ3、カラムデコー ダ4、データラッチ回路5、カラムプリデコーダ6、カ ラムアドレスバッファ 7、ロウアドレスバッファ 8、デ ータ制御回路9、入力バッファ10、出力バッファ1 1、ライトコントローラ12、ならびにモードデコーダ 13などの本実施の形態におけるメモリ1と同様の回路 構成に、データラッチ回路5aが新たに設けられ構成と、 なっている。

【0044】データラッチ回路5aに設けられたラッチ は、入力されたデータをそれぞれラッチし、ライトコン トローラ12から出力される制御信号に基づいてラッチ したデータの出力を行う。

【0045】データラッチ回路5aは、外部クロックに 同期してデータをカラムアドレスに対応したラッチにそ れぞれ取り込む。このとき、データ書き込みフラグもラ ッチする。

【0046】そして、バースト長信号の最後になるとラ イトコントローラ12は制御信号を出力し、'0'を保 持しているラッチのデータを出力させ、'0'を書き込 むべきメモリセルに'0'を書き込む。その後、'1' を保持しているラッチのデータを出力させ、'1'を書 き込むべきメモリセルに'、'を書き込む。

【0047】次に、本発明者が検討したMRAMにおけ るデータ書き込み動作について説明する。

【0048】たとえば、図10に示すように、メモリセ ルS10~S13に'001'のデータを售き込む場合 には、ワード線WLnnには一方から他方にかけて電流 を流し、ビット線BLnn-1にも一方から他方にかけ て電流を流すことにより、ワード線WLnn上のメモリ セルS10に'0'を鸖き込む。

【0049】その後、同じくワード線WLnnには一方 から他方にかけて電流を流し、ビット線BLnnにも一 方から他方にかけて電流を流すことにより、ワード線W 7

【0050】そして、ワード線WLnnには他方から一方にかけて電流を流し、ビット線BLnn+1には一方から他方にかけて電流を流すことにより、ワード線WLnn上のメモリセルS12に'1'を書き込む。

【0051】このように、メモリセルS10~S12にデータを書き込む場合には、ワード線WLnの電流の向きをか得なければならないので、メモリセルS10~S12への同時書き込みが不可能となり、書き込み時間も長くなってしまうことになる。

【0052】それにより、本実施の形態においては、同 10 ーのワード線WLn上におけるすべてのメモリセルにいったん'0'を書き込ませたあとに必要なメモリセルだけに'1'を書き込ませることにより、2度の書き込み動作によってワード線上のメモリセルに書き込みを行うことができ、メモリ1の書き込み速度を大幅に向上することができる。

【0053】また、本実施の形態では、書き込みを行うメモリセルに'0'を書き込ませた後、必要なメモリセルだけに'1'を書き込ませていたが、最初にメモリセルに'1'を書き込ませた後、必要なメモリセルだけに'0'を書き込ませるようにしてもよい。

【0054】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0055】たとえば、前記実施の形態では、同一ワード線上におけるメモリセルへのデータ費き込みについて記載したが、ワード線をビット線に置き換えて同一ビット線上におけるメモリセルへのデータ費き込み動作に用いるようにしてもよい。

[0056]

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0057】(1)本発明によれば、2度の書き込み動作だけで同一ワード線上におけるメモリセルへの書き込みを行うことができるので、書き込み速度を大幅に向上することができる。

【0058】(2)また、本発明では、上記(1)によ 40 り、磁気抵抗素子からなるメモリセルが用いられた半導 体集積回路装置における動作速度を高速化することがで きる。

【図面の簡単な説明】

【図1】本発明の一実施の形態によるメモリのブロック 図である。

【図2】本発明の一実施の形態によるメモリに設けられたメモリセルの概略説明図である。

【図3】本発明の一実施の形態によるメモリセルへのデータ書き込みの説明図である。

【図4】(a)~(d)は、本発明の一実施の形態によるメモリセルにおけるデータ書き込む動作の説明図である。

【図5】本発明の一実施の形態による同一のワード線上 のメモリセルへの書き込み動作の一例を示す説明図であ る。

【図 6 】図 5 に続く同一のワード線上のメモリセルへの 書き込み動作の説明図である。

【図7】本発明の一実施の形態による同一のワード線上のメモリセルへの書き込み動作の他の例を示す説明図である。

²⁰ 【図8】図7に続く同一のワード線上のメモリセルへの 書き込み動作の説明図である。


【図9】本発明の一実施の形態によるメモリにおける他の例のブロック図である。

【図10】本発明者が検討したメモリセルへのデータ書き込み動作の説明図である。

【符号の説明】

- 1, 1 a メモリ (半導体集積回路装置)
- 2 メモリアレイ
- 3 ワードドライバ
- 4 カラムデコーダ
- 5,5a データラッチ回路
- 6 カラムプリデコーダ
- 7 カラムアドレスバッファ
- 8 ロウアドレスバッファ
- 9 データ制御回路
- 10 入力パッファ
- 11 出力バッファ
- 12 ライトコントローラ
- 13 モードデコーダ
- S メモリセル
 - M 1 非磁性膜
 - M 2, M 3 磁性膜


8




【図6】

【図7】

図 6







【図8】

【図10】







【図9】

